高速先生成員--周偉

今年開始其實我們已經圍繞100G的高速信號PCB仿真寫了多篇文章啦，2025年一博科技高速先生第一篇文章就是和這個相關：當DEEPSEEK被問到：如何優化112GBPS信號過孔阻抗？文章里面也介紹了不同速率下長、短過孔阻抗的差異，以及不同板厚情況下，長、短過孔阻抗的偏差還不一樣。今天我們還是從仿真的角度出發，給大家介紹一下哪些因素會影響100G以上信號，這樣大家也就知道為什么說100G以上信號的仿真會比較耗時了。

首先最大的影響因素還是在過孔上，我們之前反復說過，高速信號的仿真其實大部分的時間都是在和過孔打交道，目的就是讓過孔阻抗和線路的阻抗盡量匹配。但說起來簡單，要實現起來就沒那么容易了。

我們先來簡單看下幾種不同高速差分過孔的基本結構吧，常見的差分過孔結構如下圖所示。

中間兩個紅色的孔為信號孔，兩邊黑色的為地孔，黑色橢圓形的圈為反焊盤，也就是圈內除了孔，所有層的銅皮都是被掏掉的，我們也叫禁布區；圖中兩個信號孔之間的距離為A，信號孔到旁邊地孔的距離為B，反焊盤的直徑為C，差分過孔的阻抗和A、B、C的數值相關，同時又和孔本身的孔徑（我們又叫drill直徑）及焊盤大小相關。除了和孔結構及尺寸等有關外，過孔阻抗還和板子（孔）的厚度，銅皮層數及介質材料有關，另外也和反焊盤的形狀及大小有關，比如下面還有常見的狗骨頭狀及長方形狀反焊盤結構。

正是因為差分過孔的阻抗影響因素太多，目前還沒有一個公認的差分過孔阻抗公式，所以過孔的阻抗就沒法像走線那樣可以通過軟件來計算，設計人員很多時候就只能靠經驗、設計參考書等來做，但不同的信號阻抗標準也不一樣，常見的有85ohm，90ohm，100ohm等，所以最終過孔和線路阻抗是否匹配也就不得而知，這個時候SI攻城獅就順利登場了。是的，差分過孔阻抗沒法計算，但是可以通過3D仿真能模擬出來，我們把過孔對應的結構及尺寸搭配一定的材料特性，在3D仿真軟件中建立起相應的模型，這樣就可以算出來這個孔的無源特性，也能看到大致的阻抗情況。如果阻抗差異大，我們就會對模型進一步優化，比如根據不同的過孔距離，過孔長度等，修改不同的反焊盤形狀或者尺寸，有時不同層還會有不同的要求。

以上只是常規的一些要求，懂的都懂，但到了100Gbps以上速率的信號又會有什么不一樣的要求呢？主要有下面幾點：

1、同樣的過孔及反焊盤形狀和尺寸，長孔和短孔的過孔阻抗差異較大；

如下圖為50GHz下長孔和短孔的阻抗特性。

2、同一個過孔，不同頻率情況下感受到的過孔阻抗也有較大的差異；如下圖為同樣的過孔尺寸，分別在5GHz,25GHz和50GHz帶寬的情況下看到的阻抗也是不一樣的，頻率越高，阻抗越低。

3、頻率越高，過孔stub的影響越大，也就是對stub越敏感，這個時候我們就要考慮過孔最大留多長的stub能滿足要求，同時也還要考慮工廠的背鉆加工能力。從下圖仿真結果來看，stub相差2mil過孔阻抗約相差1ohm。

4、鉆孔孔徑對過孔的影響也在逐步加大，孔徑越大，過孔阻抗越小。

另外還有孔間距的影響，PCB100Gbps信號我們基本要看到50GHz的頻率，在高頻下這些影響因素會變得更加敏感，所以我們需要花更多的時間來調整這些參數，在PCB25Gbps速率下，長孔和短孔用同樣的尺寸參數影響不大，但到了100Gbps以上，不同層需要不同的過孔參數，這樣就會多出更多的建模工作量。

除了阻抗的評估，還需要進行串擾的評估，這是因為每個芯片對于信號的排列不一樣，芯片的pin間距也不一樣，所以每種情況都需要單獨的進行評估，我們其實在過孔排列上也有單獨的文章介紹，大家可以看看下面這篇文章。距離一樣時，你們知道兩對過孔怎么擺串擾最小嗎（鏈接）

關于過孔仿真的介紹，大家也可以看看前面我們寫過的一些文章：

當DeepSeek被問到：如何優化112Gbps信號過孔阻抗？

總而言之就是100Gbps以上信號，由于不同的芯片/連接器等pin排列及間距不同，對于過孔的優化方式也會千差萬別，另外在高頻下各種影響會更敏感，頻率越高，所需要計算的數據也越多，從而導致需要更多的時間來優化模型。

除了過孔影響因素，還有PCB信號協議本身的要求也更嚴格了（后面有時間我們再單獨說說100Gbps信號的協議），因為要看到更高頻率的數據，頻率越高，材料的損耗特性變得沒有那么線性了，高頻會加劇損耗的變化，所以對材料選型和疊層設計也是一種考驗。

本期問題：除了上面說到的過孔和信號協議、材料和疊層影響，100Gbps信號還有哪些需要考慮的？